Shift Register Piso

Adalah shift register  dengan masukan data secara paralel dan dikeluarkan secara deret/serial.

Gambar rangkaian register PISO menggunakan D-FF adalah sebagai berikut:

                                              Rangkaian Shift Register Geser PISO

Rangkaian diatas merupakan shift register dengan panjang kata 4 bit. Semua jalan masuk clock dihubungkan jajar. Data-data yang ada di A, B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk Data Load diberi logik 1.

Cara Kerja Jenis Shift Register Geser PISO :

Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh.
[1] Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan
demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama, maka mereka juga mengoper informasi pada saat Data Load diberi logik 1. Setelah informasi berada didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng, denyut-demi denyut
keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q.

Ada juga register yang dapat digunakan sebagai Shift register SISO maupun PIPO dengan bantuan suatu control sbb:

Input Control = 0, berfungsi sebagai register geser SISO
Input Control = 1, berfungsi sebagai register geser PIPO

                                                       Rangkaian kontrol shift register PISO

                                                        Rangkaian selengkapnya adalah sbb:

Rangkaian Shift Register Geser PISO

Catatan:

Jika IC=0, maka input yang dimasukan ke D0, D1, D2, D3 tidak mempengaruhi keadaan output QA, QB, QC, QD tetapi yang mempengaruhinya adalah data yang dimasukkan ke input D-FF secara serial, maka pada kondisi ini rangkaian akan bekerja senagai register geser SISO.

Jika IC=1, maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi output, tetapi output dipengaruhi oleh data paralel (D0, D1, D2, D3). Input dimasukkan secara serempak dan keluaran ditunjukkan secara serempak begitu pulsa clock berguling dari 1 ke 0, maka pada kondisi ini rangkaian akan bekerja sebagai registeer geser PIPO.